在俄勒岡州波特蘭市郊的英特爾晶圓廠內,幾臺印著“ACM Research”(盛美半導體)標識的設備正在進行最后的調試。這些來自中國的濕法刻蝕設備,不僅承載著英特爾14A(1.4納米級)先進制程的量產希望,更在悄然打破一個延續多年的行業認知——中國半導體設備只能用于成熟制程。當中... (來源:技術文章頻道)
半導體產業 2025-12-15 09:15
摘要: 以硅通孔(TSV)為核心的 2.5D/3D 封裝技術可以實現芯片之間的高速、低功耗和高帶寬的信號傳輸。常見的垂直 TSV 的制造工藝復雜,容易造成填充缺陷。錐形 TSV 的側壁傾斜,開口較大,有利于膜層沉積和銅電鍍填充,可降低工藝難度和提高填充質量。在相對易于實... (來源:技術文章頻道)
刻蝕工藝TSV 2025-6-25 09:24
本文作者:中國科學院微電子研究所研究員葉甜春、苑朋朋、清華大學朱煜、集成電路裝備創新聯盟張國銘、集成電路設計創新聯盟杜曉黎、集成電路零部件創新聯盟雷震霖 面向“十五五”,我國半導體裝備產業面臨技術封鎖與供應鏈脫鉤的雙重挑戰,需從“追趕替代”轉向“路徑創新... (來源:技術文章頻道)
半導體裝備 2025-6-13 13:22
摘要:使用SEMulator3D®可視性沉積和刻蝕功能研究金屬線制造工藝,實現電阻的大幅降低封面圖:正文:作者:泛林集團 Semiverse Solutions 部門軟件應用工程師 Timothy Yang 博士01 介紹銅的電阻率由其晶體結構、空隙體積、晶界和材料界面失配決定,并隨尺寸縮小而顯著提升。通常,銅線的制作流程是... (來源:技術文章頻道)
半導體金屬線電阻沉積和刻蝕技術 2024-8-15 15:49
可靠性和穩定性是保障半導體產品順暢運行的關鍵因素。半導體器件的封裝必須注意避免受到物理、化學和熱損傷。因此,封裝材料必須具備一定的質量要求。隨著業界對半導體產品運行速度的要求不斷提高,封裝材料需要具備更優異的電氣性能,比如具備低介電常數(Permittivity)1和介電損耗(Dielectric Loss... (來源:技術文章頻道)
SK海力士 半導體封裝 2024-8-13 10:06
微加工過程中的蝕刻技術是一種關鍵且復雜的工藝,用于在微小尺寸上控制材料的形狀和結構。以下是關于微加工過程中蝕刻技術的詳細解釋:一、蝕刻技術簡介蝕刻技術,也稱為刻蝕,是一種在制造過程中從晶片表面去除層的方法。它是微納加工中的關鍵步驟,廣泛應用于半導體、光學器件、生物醫學、納米技術和... (來源:技術文章頻道)
微加工過程蝕刻技術 2024-7-1 14:02
在本系列第七篇文章中,介紹了晶圓級封裝的基本流程。本篇文章將側重介紹不同晶圓級封裝方法所涉及的各項工藝。晶圓級封裝可分為扇入型晶圓級芯片封裝(Fan-In WLCSP)、扇出型晶圓級芯片封裝(Fan-Out WLCSP)、重新分配層(RDL)封裝、倒片(Flip Chip)封裝、及硅通孔(TSV)封裝。此外,本文還將介紹應用于這... (來源:技術文章頻道)
晶圓級封裝 工藝流程 2024-6-28 10:12
在本系列第六篇文章中,我們介紹了傳統封裝的組裝流程。本文將是接下來的兩篇文章中的第一集,重點介紹半導體封裝的另一種主要方法——晶圓級封裝(WLP)。本文將探討晶圓級封裝的五項基本工藝,包括:光刻(Photolithography)工藝、濺射(Sputtering)工藝、電鍍(Electroplating)工藝、光刻膠去膠(PR Strip... (來源:技術文章頻道)
晶圓級封裝 WLP SK海力士 2024-5-30 10:08
SEMulator3D 工藝建模在開發早期識別工藝和設計問題,減少了開發延遲、晶圓制造成本和上市時間作者:泛林集團 Semiverse Solutions 部門半導體工藝與整合部經理 Brett Lowe現代半導體工藝極其復雜,包含成百上千個互相影響的獨立工藝步驟。在開發這些工藝步驟時,上游和下游的工藝模塊之間常出現不可預... (來源:技術文章頻道)
SEMulator3D 模型3D NAND虛擬工藝晶圓制造 2024-1-29 16:05
作者:泛林集團 Semiverse Solutions 部門軟件應用工程師 Pradeep Nanja介紹半導體行業一直專注于使用先進的刻蝕設備和技術來實現圖形的微縮與先進技術的開發。隨著半導體器件尺寸縮減、工藝復雜程度提升,制造工藝中刻蝕工藝波動的影響將變得明顯??涛g終點探測用于確定刻蝕工藝是否完成、且沒有剩余材... (來源:技術文章頻道)
泛林集團 刻蝕終點探測 SEMulator3D 2024-1-12 15:13