背景 隨著手機(jī)SoC制程逐步升級至3nm等先進(jìn)節(jié)點(diǎn),其核心GPIO電源域電壓持續(xù)降低(如1.2V),以實(shí)現(xiàn)更高性能和更低功耗。然而,許多外圍設(shè)備(如傳感器、存儲器接口等)仍普遍采用1.8V邏輯電平。這種核心與外圍間的電壓域差異,導(dǎo)致信號無法直接可靠通信。 為了應(yīng)對先進(jìn)制程SoC與外圍設(shè)備電源域... (來源:新品頻道)
帝奧微DIO7S104Q電平轉(zhuǎn)換 2025-9-1 15:09