北大verilog課件,北大微電子學系于敦山編寫 1.介紹Verilog HDL 2.介紹Cadence Verilog仿真器 3.邏輯綜合的介紹 4.可綜合的Verilog HDL 5.設計約束( Constraint)設計優化 產生并分析報告 6.自動布局布線工具(Silicon Ensemble)簡介 (來源:下載頻道)
網絡資源 2007-9-13 13:34