1、虛擬原型:芯片設(shè)計領(lǐng)域的革新利器 芯片設(shè)計公司長期面臨雙重挑戰(zhàn):既要研發(fā)高性能芯片方案,又得縮短周期搶先推新。當(dāng)下,系統(tǒng)與軟件的復(fù)雜度與日俱增,傳統(tǒng)軟件開發(fā)方法在當(dāng)下復(fù)雜形勢中弊端漸顯,如介入時間靠后增加了開發(fā)周期,難滿足行業(yè)發(fā)展,革新勢在必行。“Shift Left”&mdas... (來源:技術(shù)文章頻道)
思爾芯Genesis仿真 2025-7-16 10:15
作者:Philipp Jacobsohn,SmartDV首席應(yīng)用工程師Sunil Kumar,SmartDV FPGA設(shè)計總監(jiān)本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進(jìn)行結(jié)合,詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時,必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即I... (來源:技術(shù)文章頻道)
數(shù)字芯片設(shè)計驗證經(jīng)驗 ASIC IP FPGA 2024-8-30 10:35
數(shù)字芯片設(shè)計驗證經(jīng)驗分享(第三部分):將ASIC IP核移植到FPGA上——如何確保性能與時序以完成充滿挑戰(zhàn)的任務(wù)! 作者:Philipp Jacobsohn,SmartDV首席應(yīng)用工程師Sunil Kumar,SmartDV FPGA設(shè)計總監(jiān)本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進(jìn)行結(jié)... (來源:技術(shù)文章頻道)
數(shù)字芯片設(shè)計 ASIC IP FPGA 2024-8-26 11:52
數(shù)字芯片設(shè)計驗證經(jīng)驗分享:將ASIC IP核移植到FPGA上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務(wù)! 作者:Philipp Jacobsohn,SmartDV首席應(yīng)用工程師Sunil Kumar,SmartDV FPGA設(shè)計總監(jiān)本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進(jìn)行結(jié)合,詳細(xì)講述... (來源:技術(shù)文章頻道)
數(shù)字芯片設(shè)計ASIC IPFPGA 2024-8-1 10:20
幾十年來,數(shù)字芯片設(shè)計復(fù)雜度不斷攀升,使芯片驗證面臨資金與時間的巨大挑戰(zhàn)。在早期,開發(fā)者為了驗證芯片設(shè)計是否符合預(yù)期目標(biāo),不得不依賴于耗時的仿真結(jié)果或是等待實際芯片生產(chǎn)(流片)的成果。無論是進(jìn)行多次仿真模擬還是面臨流片失敗,都意味著巨大的時間和金錢成本。隨著EDA(電子設(shè)計自動化)驗... (來源:技術(shù)文章頻道)
BYO FPGA EDA 2024-3-29 10:06
作者:JASON WADE,RANDALL MILLAR軍方依靠視頻圖像進(jìn)行態(tài)勢感知,但圖像質(zhì)量通常很差,以至于操作員可能會錯過重要細(xì)節(jié)。為顯示控制器配備實時運行圖像增強算法的FPGA,為觀看者提供更好的圖像。現(xiàn)代國防能力、情報、監(jiān)視和偵察 (ISR) 的支柱依賴于由集成傳感器、飛機和人力組成的強大而多樣化的網(wǎng)絡(luò)... (來源:技術(shù)文章頻道)
FPGA供電 顯示控制器 2022-11-1 09:45
作者:Doctor M當(dāng)前,智能手機AP(應(yīng)用處理器)的迭代周期已經(jīng)縮短到每年一次。事實上現(xiàn)在消費電子很多SoC(片上系統(tǒng))都是每年更新一代產(chǎn)品,甚至是一些定制性的ASIC(專用集成電路)也在以12-18個月的周期進(jìn)行升級。與此同時,隨著芯片制造工藝越來越先進(jìn),芯片設(shè)計的復(fù)雜度呈指數(shù)級增長。這種近乎矛... (來源:技術(shù)文章頻道)
FPGA 原型驗證 2022-3-11 10:28