有一個有趣的現(xiàn)象,眾多數(shù)字設(shè)計特別是與FPGA設(shè)計相關(guān)的教科書都特別強調(diào)整個設(shè)計最好采用唯一的時鐘域。換句話說,只有一個獨立的網(wǎng)絡(luò)可以驅(qū)動一個設(shè)計中所有觸發(fā)器的時鐘端口。雖然這樣可以簡化時序分析以及減少很多與多時鐘域有關(guān)的問題,但是由于FPGA外各種系統(tǒng)限制,只使用一個時鐘常常又不現(xiàn)實。... (來源:技術(shù)文章頻道)
FPGA設(shè)計多時鐘域異步信號處理 2022-11-8 09:17